1.引(yin)言

在許(xǔ)多現代(dai)化的工(gong)業生産(chǎn)如冶金(jin)、電力等(děng)，實現對(dui)溫度的(de)精度控(kòng)制至關(guan)重要的(de)，不僅直(zhí)接影響(xiang)着産品(pin)的質量(liàng)，而且還(hái)關系到(dào)💁生産安(an)全、能源(yuan)節約等(děng)一系列(lie)重大經(jing)濟指标(biao)。

PID控制由(you)于其魯(lǔ)棒性好(hǎo)，可靠性(xing)高，在常(chang)規的溫(wēn)度控制(zhi)🐆中應用(yong)♋非常廣(guǎng)泛。目前(qián)工程的(de)實際應(ying)用中，大(dà)多數模(mó)㊙️糊PID控制(zhi)器☎️都利(lì)👈用單💁片(pian)機軟件(jian)編程來(lai)實現，然(ran)而單片(pian)機的指(zhǐ)令是按(àn)順序執(zhí)🛀🏻行的，實(shí)時性不(bú)強，加上(shàng)軟件實(shi)現容易(yi)受外界(jiè)的幹擾(rǎo)，抗幹擾(rao)🈚性能力(li)差，對于(yu)實時性(xìng)要求很(hen)高和外(wài)界幹擾(rao)比較嚴(yan)重的系(xi)統不太(tai)适宜。本(běn)文選取(qǔ)FPGA(現場可(kě)編程門(mén)陣列)作(zuo)爲系統(tong)的主控(kòng)制芯片(pian)⭕，FPGA所有的(de)信号都(dou)是時鍾(zhong)驅動的(de)，對🔴于🥵程(chéng)序的執(zhi)行具有(you)🔆并行運(yun)算的能(neng)力，顯著(zhe)的提高(gao)了系統(tong)控制的(de)實時性(xing)，在FPGA内部(bù)📐硬件實(shí)現還可(kě)以防止(zhǐ)像單片(pian)機程序(xu)🏒一樣，在(zai)惡劣的(de)環境條(tiáo)件下發(fā)生程序(xù)跑飛的(de)問題。尤(you)其是現(xian)在FPGA器件(jiàn)有越來(lai)越多的(de)參考💰設(she)計方案(àn)以及IP(知(zhi)識産權(quán)⛷️)核心庫(kù)方面的(de)支持。利(lì)用FPGA設計(ji)的PID控制(zhi)器一方(fāng)面可以(yǐ)将實🏃‍♀️現(xian)PID算法的(de)模塊單(dan)獨作爲(wèi)控制模(mó)塊來使(shi)用，直接(jiē)去實現(xiàn)對控🏒制(zhi)對象的(de)調節，另(lìng)一方♊面(miàn)，基于FPGA的(de)PID控制算(suàn)法也可(ke)以将其(qi)作爲系(xi)統内的(de)IP核，以便(biàn)在多路(lù)或複雜(zá)的系統(tǒng)上❤️直接(jie)調用，加(jia)快研發(fā)設計🤞速(su)度。

2.PID算法(fǎ)分析

2.1 離(li)散PID算法(fǎ)

PID控制系(xi)統是一(yī)個簡單(dan)的閉環(huán)系統，如(ru)圖1所示(shi)，PID系統框(kuàng)♉圖中，整(zhěng)個系統(tong)主要包(bāo)括比較(jiào)器、PID控制(zhi)器和控(kòng)制對象(xiàng)🌐，其中PID包(bāo)括三個(ge)環節，即(ji)比例、積(jī)分和微(wei)分。

圖1 PID系統(tǒng)框圖

圖(tu)1中的r(t)作(zuò)爲系統(tong)的給定(dìng)值，y(t)作爲(wèi)系統的(de)輸出值(zhi)，e(t)是給定(ding)值與輸(shu)出值的(de)偏差，所(suo)以系統(tong)的偏差(chà)可以求(qiu)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wei)控制系(xì)統中的(de)中間便(bian)量，既是(shi)偏差e(t)通(tōng)過PID控制(zhì)算法處(chu)理⛱️後的(de)輸出量(liang)，又是被(bei)控對象(xiàng)的輸入(ru)量，因此(ci)模拟PID控(kòng)制器的(de)控制規(gui)律爲：

其(qí)中，K_P 爲模(mo)拟控制(zhì)器的比(bǐ)例增益(yi)，T_I 爲模拟(nǐ)控制器(qi)的積分(fèn)時間常(chang)數，T_D 爲模(mó)拟控制(zhì)器的微(wei)分時間(jiān)常數。